久久6-波多野结衣av在线观看-a级在线观看-亚洲精品国产精品乱码不卡√香蕉-91免费小视频-久久网av-人妖粗暴刺激videos呻吟-久久中文字幕av-91人人干-日韩美女啪啪-欧美xxxx18国产-三级欧美韩日大片在线看-久久系列-日本成人片网站-五月婷激情-精品久久久久久亚洲-激情久久网站-光棍福利视频-国产又色又爽又黄-欧美极品视频在线观看

你的位置:首頁 > 互連技術(shù) > 正文

SmartDV與Mirabilis Design宣布就SmartDV IP系統(tǒng)級模型達成戰(zhàn)略合作

發(fā)布時間:2026-02-24 來源:轉(zhuǎn)載 責(zé)任編輯:lily

【導(dǎo)讀】在半導(dǎo)體行業(yè)面臨系統(tǒng)復(fù)雜度持續(xù)攀升的背景下,早期架構(gòu)決策的準(zhǔn)確性對于SoC設(shè)計成功至關(guān)重要。2026年2月,SmartDV與Mirabilis Design宣布達成戰(zhàn)略合作,將SmartDV經(jīng)量產(chǎn)驗證的硅知識產(chǎn)權(quán)(IP)與Mirabilis Design的VisualSim?系統(tǒng)級建模平臺深度融合,推出SmartDV IP的系統(tǒng)級模型。這一創(chuàng)新合作旨在幫助系統(tǒng)級芯片架構(gòu)師和系統(tǒng)設(shè)計師在寄存器傳輸級(RTL)開發(fā)啟動之前,即可開展精準(zhǔn)、高質(zhì)量的架構(gòu)探索與規(guī)格優(yōu)化工作,標(biāo)志著芯片設(shè)計流程向前端驗證階段邁出了重要一步。


本次合作將SmartDV經(jīng)量產(chǎn)驗證的IP,與Mirabilis Design的VisualSim?系統(tǒng)級建模平臺相結(jié)合,為客戶提供可反映實際實現(xiàn)行為的經(jīng)全面驗證的架構(gòu)模型。雙方將攜手解決行業(yè)核心需求:針對日益復(fù)雜的SoC和多芯片系統(tǒng)實現(xiàn)更早、更快且更可靠的架構(gòu)性決策。


實現(xiàn)更快速、更精準(zhǔn)的早期架構(gòu)探索


通過本次合作,SmartDV的IP可以以系統(tǒng)級模型的形式提供,其功耗和性能均參照SmartDV的RTL設(shè)計標(biāo)準(zhǔn)進行了校驗。


與傳統(tǒng)的純RTL評估不同,系統(tǒng)級建模支持工程師針對IP配置參數(shù)、SoC拓?fù)浣Y(jié)構(gòu)、流量模式及資源分配開展快速試驗,通過讓工程師洞悉各類架構(gòu)選擇的內(nèi)在要素,從而以數(shù)量級的效率提升來加速設(shè)計。


“本次合作使我們的客戶能夠?qū)⒓軜?gòu)驗證工作前移至設(shè)計流程的最初階段,”SmartDV首席執(zhí)行官兼董事總經(jīng)理Deepak Kumar Tala說道。“得益于采用我們的量產(chǎn)級RTL設(shè)計來進行模型的驗證,設(shè)計師現(xiàn)在可使用這些模型來評估真實的系統(tǒng)級行為,進而做出更優(yōu)決策,打造更高質(zhì)量的設(shè)計。”


“因為系統(tǒng)復(fù)雜度持續(xù)攀升,就需要在比以往任何時候都更早的階段開展架構(gòu)決策的驗證工作,”Mirabilis Design創(chuàng)始人Deepak Shankar說道。“通過與SmartDV合作,我們正在助力客戶在設(shè)計實現(xiàn)啟動前,就能精準(zhǔn)且自信地去探索、優(yōu)化并驗證基于IP的架構(gòu)。”


在RTL開發(fā)前就完成SmartDV IP的配置優(yōu)化


本次合作的一個核心優(yōu)勢在于,客戶可在RTL集成啟動的很早之前,就在架構(gòu)層面完成SmartDV IP的配置優(yōu)化。架構(gòu)師能夠評估不同配置選擇對系統(tǒng)性能、功耗效率及可擴展性的不同影響,并在決定進入實施前最終鎖定經(jīng)過驗證的規(guī)格。


這一早期優(yōu)化舉措提升了設(shè)計的可預(yù)測性,降低了后續(xù)開發(fā)風(fēng)險,并可確保SmartDV的IP能以最高性能去適配目標(biāo)應(yīng)用和系統(tǒng)約束并進行部署。


首款產(chǎn)品:SmartDV CXL系統(tǒng)級模型


本次合作的首款落地產(chǎn)品是SmartDV CXL IP的系統(tǒng)級模型。


通過使用該模型,架構(gòu)師可將SmartDV的CXL IP集成至完整的SoC或多芯片架構(gòu)中,并開展以下維度的評估:

·CXL拓?fù)浣Y(jié)構(gòu)和主端與設(shè)備(host–device)間的連接

·帶寬利用率與延遲表現(xiàn)

·內(nèi)存擴展與一致性數(shù)據(jù)流

·與中央處理器(CPU)、圖形處理器(GPU)、神經(jīng)網(wǎng)絡(luò)處理器(NPU)、加速器及內(nèi)存子系統(tǒng)的交互


總結(jié)

SmartDV與Mirabilis Design的戰(zhàn)略合作為半導(dǎo)體行業(yè)提供了一種全新的架構(gòu)驗證范式,通過將量產(chǎn)級RTL設(shè)計的驗證標(biāo)準(zhǔn)引入系統(tǒng)級建模,使客戶能夠在設(shè)計流程的最初階段完成IP配置優(yōu)化與架構(gòu)決策。首款落地的SmartDV CXL系統(tǒng)級模型已展現(xiàn)出在拓?fù)湓u估、性能分析及多芯片系統(tǒng)交互等維度的強大能力。


3-958x200_20251021044824_513.png

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索

關(guān)閉

?

關(guān)閉